|
|
||||||||||||||||||
Opinto-opas 2013-2014
TIE-50100 Digitaalisuunnittelu, 5 op
|
Vastuuhenkilö
Riku Uusikartano
Opetus
| Opetusmuoto | P1 | P2 | P3 | P4 | Kesä | Toteutuskerrat | Luentoajat ja -paikat |
|
|
|
|
|
|
|
|
Suoritusvaatimukset
Vaadittu määrä osasuorituspisteitä PC- ja teoriaharjoituksista sekä hyväksytysti suoritettu tentti.
Osasuoritusten pitää liittyä samaan toteutuskertaan
Opetukseen ja oppimiseen liittyvät periaatteet ja lähtökohdat
-
Osaamistavoitteet
Kurssin jälkeen opiskelija pystyy pienehkön järjestelmän tekstimuotoisen spesifikaation perusteella suunnittelemaan järjestelmän digitaalisen toteutuksen. Opiskelija osaa nimetä ja kuvata sekä käyttää eri suunnittelunkuvaustapoja (portit, totuustaulut, tilakaaviot, HDL) digitaalisen järjestelmän suunnittelussa. Opiskelija muistaa että digitaalisen järjestelmän voi suunnitella eri suunnittelunkuvaustapoja tai niiden yhdistelmää käyttäen sekä osaa valita sopivan kuvaustavan kullekin järjestelmän osalle. Opiskelija osaa käyttää EDA-työkalujen perusominaisuuksia digitaalipiirien suunnitteluun ja simulointiin valmiiksiannettujen testipenkkien avulla.
Sisältö
| Sisältö | Ydinaines | Täydentävä tietämys | Erityistietämys |
| 1. | Synkronisen logiikan määrittely, suunnittelu ja analyysi. Aikakäsite. Suunnittelun abstraktiotason vaikutus suunnitteluun. | Suunnittelun jakaminen Y-mallin mukaan toiminnallisuuteen, alustaan ja näiden yhdistämiseen. Suunnittelun hierarkiatasot. | |
| 2. | Kombinatoriset verkot. Kaksi- ja useampitasoiset porttiverkot. Kriittinen polku. Porttiverkon tasot. | Viiveiden muodostuminen kytkennässä. Tekijät, jotka vaikuttavat portin kykyyn ajaa kuormaa. | |
| 3. | Sekventiaaliset verkot. Mealyn ja Mooren tilakoneet. Tilakoneiden muunnokset. Sekventiaalisten verkkojen ajoitusparametrit. Kellotaajuuden määrittäminen. | Laajennetut tilakoneet paikallisten ja globaalien apumuuttujien avulla. | Ekvivalenttiset tilakoneet. |
| 4. | Standardilohkot. Useiden lohkojen liittäminen yhteen väylärakenteilla. Data- ja kontrolliosan erottaminen. Järjestelmän suunnittelu RTL-tasolla. | Hajautettu ja keskitetty arbitrointi. Ohjelmoitavan laitteen perusrakenne. Rinnakkaisuuden hallinta. | |
| 5. | FPGA-piirin rakenne. Käyttö digitaalisuunnittelussa. Käytännön harjoituksia suunnittelutehtävillä, joita tarvitaan työelämässä. Suunnittelu- ja simulointiohjelmistojen käyttö. | FPGA-piirin resurssien hallinta ja suunnittelun sijoittelu. FPGA-kehitysalustat ja niiden laajennusmahdollisuudet. | FPGA-piirin käyttö itse tehtynä mikroprosessorina. Simulaattorit. |
Opintojakson arvostelu
Kurssin arvosana määräytyy tentin ja osasuorituspisteiden perusteella. Hallittuaan ydinaineksen hyvin opiskelijalla on mahdollisuus läpäistä kurssi arvosanalla 3. Arvosana 4 ja 5 on mahdollista saavuttaa syvällisellä perehtymisellä opintojakson sisältöön. Harjoituksista annettavat ylimääräiset osasuorituspisteet korottavat hyväksytyä tenttiarvosanaa maksimissaan yhdellä numerolla.
Arvosteluasteikko:
Opintojaksolla käytetään numeerista arviointiasteikkoa (1-5)
Osasuoritukset:
Oppimateriaali
| Tyyppi | Nimi | Tekijä | ISBN | URL | Painos,saatavuus... | Tenttimateriaali | Kieli |
| Kirja | Introduction to Digital Systems | Ercegovac, Lang, Moreno | 0471527998 | Suomi | |||
| Luentokalvot | Haavisto | Jaetaan kurssin edetessä | Suomi |
Esitietovaatimukset
| Opintojakso | P/S | Selite |
| TIE-05100 Johdatus Digitaalitekniikkaan | Pakollinen | 1 |
| TST-01100 Johdanto tietotekniikkaan | Pakollinen | 1 |
1 . Valittava jompikumpi.
Esitietoketju (Vaatii kirjautumisen POPiin)
Vastaavuudet
| Opintojakso | Vastaa opintojaksoa | Selite |
|
|
|
Tarkempia tietoja toteutuskerroittain
| Toteutus | Kuvaus | Opetusmuodot | Toteutustapa |